Som jag har förstått det så ska tRAS vara minst tRCD + tRTP. Vissa säger i stället tCL + tRCD + 2. Ändå ser man hela tiden buildzoids Hynix M/A-die timings och andra liknande rekommendationer där tRAS är körd i botten till 28-30 på DDR5. Vissa säger att det finns en latenskostnad när man gör så, vissa säger att det inte spelar någon roll.
Jag har själv kört lite snabba tester (OCCT latency/bandwidth, AIDA64 latency, PYPrime tid) med följande två inställningar:
Timing Inställning 1 (bz) Inställning 2 (enligt "reglerna")
tCL 30 30
tRCD 36 36
tRP 28 28
tRAS 30 48 (36+12)
tRC 58 (30+28) 76 (48+28)tRTP 12 12
... och inte sett någon egentlig skillnad, efter fem körningar av varje test och uppmätning av det bästa värdet så är det inom felmarginalen. Det är ju ganska små justeringar av främst primärtimings så jag fattar att skillnaden inte borde vara så stor oavsett, men jag är ändå nyfiken - vad är egentligen "rätt" här? Buildzoid kan ju sin skit om man säger så, och jag borde väl inte oroa mig för något som enligt mina egna mätningar inte spelar nån roll, men här är vi nu. :-D Spontant känns det som att minneskontrollern bara ignorerar värden som skulle resultera i en precharge innan ranken ifråga är redo.
